EMC設計技巧
電磁幹擾的主要方式是傳導幹擾、輻射幹擾、共阻抗耦合和感應耦合。對這幾種途徑産生(shēng)的幹擾我(wǒ)(wǒ)們應采用的相應對策：傳導采取濾波，輻射幹擾采用屏蔽和接地等措施，就能夠大(dà)大(dà)提高産品的抵抗電磁幹擾的能力，也可以有效的降低對外(wài)界的電磁幹擾。本文從濾波設計、接地設計、屏蔽設計和PCB布局布線技巧四個角度，介紹EMC的設計技巧。
一(yī)、EMC濾波設計技巧
EMC設計中(zhōng)的濾波器通常指由L，C構成的低通濾波器。濾波器結構的選擇是由"最大(dà)不匹配原則"決定的。即在任何濾波器中(zhōng)，電容兩端存在高阻抗，電感兩端存在低阻抗。
其中(zhōng)：l和r分(fēn)别爲引線的長度和半徑。寄生(shēng)電感會與電容産生(shēng)串聯諧振，即自諧振，在自諧振頻(pín)率fo處，去(qù)耦電容呈現的阻抗最小(xiǎo)，去(qù)耦效果最好。但對頻(pín)率f高于f／o的噪聲成份，去(qù)耦電容呈電感性，阻抗随頻(pín)率的升高而變大(dà)，使去(qù)耦或旁路作用大(dà)大(dà)下(xià)降。實踐中(zhōng)，應根據噪聲的最高頻(pín)率fmax來選擇去(qù)耦電容的自諧振頻(pín)率f0，最佳取值爲fo=fmax。
二、EMC接地設計
接地是最有效的抑制騷擾源的方法，可解決50%的EMC問題。系統基準地與大(dà)地相連，可抑制電磁騷擾。外(wài)殼金屬件直接接大(dà)地，還可以提供靜電電荷的洩漏通路，防止靜電積累。
在地線設計中(zhōng)應注意以下(xià)幾點： （1）正确選擇單點接地與多點接地 在低頻(pín)電路中(zhōng)，信号的工(gōng)作頻(pín)率小(xiǎo)于1MHz，它的布線和器件間的電感影響較小(xiǎo)，而接地電路形成的環流對幹擾影響較大(dà)，因而應采用單點接地。當信号工(gōng)作頻(pín)率大(dà)于10MHz時，地線阻抗變得很大(dà)，此時應盡量降低地線阻抗，應采用就近多點接地。當工(gōng)作頻(pín)率在1～10MHz時，如果采用一(yī)點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。 （2）将數字電路與模拟電路分(fēn)開(kāi) 電路闆上既有高速邏輯電路，又(yòu)有線性電路，應使它們盡量分(fēn)開(kāi)，而兩者的地線不要相混，分(fēn)别與電源端地線相連。要盡量加大(dà)線性電路的接地面積。 （3）盡量加粗接地線 若接地線很細，接地電位則随電流的變化而變化，緻使電子設備的定時信号電平不穩，抗噪聲性能變壞。因此應将接地線盡量加粗，使它能通過三位于印制電路闆的允許電流。如有可能，接地線的寬度應大(dà)于3mm。 （4）将接地線構成閉環路 設計隻由數字電路組成的印制電路闆的地線系統時，将接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在于：印制電路闆上有很多集成電路組件，尤其遇有耗電多的組件時，因受接地線粗細的限制，會在地結上産生(shēng)較大(dà)的電位差，引起抗噪聲能力下(xià)降，若将接地結構成環路，則會縮小(xiǎo)電位差值，提高電子設備的抗噪聲能力。
三、EMC屏蔽設計
屏蔽就是以金屬隔離(lí)的原理來控制某一(yī)區域的電場或磁場對另一(yī)區域的幹擾。它包括兩個含義：一(yī)是将電路、電纜或整個系統的幹擾源包圍起來，防止電磁幹擾向外(wài)擴散；二是用屏蔽體(tǐ)将接收電路、設備或系統包圍起來，防止它們受到外(wài)界電磁幹擾的影響。屏蔽按照機理可以分(fēn)爲電場屏蔽、磁場屏蔽、電磁場屏蔽三種不同方式。
電場屏蔽電子設備中(zhōng)的電場通常是交變電場，因此可以将兩個系統間的電場感應認爲是兩個系統之間分(fēn)布電容Cj的耦合。
則接受器上的感應電壓爲
由此可知(zhī)，要使接受器的感應電壓Us減小(xiǎo)，Zp應盡可能的小(xiǎo)。所以，屏蔽體(tǐ)必須選擇導電性能良好的材料，而且須有良好的接地。否則，因爲Cl>Cj，C2>Cj，若屏蔽體(tǐ)的接地電阻較大(dà)，将使屏蔽體(tǐ)加入後造成的幹擾反而變得更大(dà)。
磁場屏蔽磁場屏蔽是指對低頻(pín)磁場和高頻(pín)磁場的屏蔽。
低頻(pín)磁場的屏蔽采用高導磁率的鐵磁性材料。利用鐵磁性材料的高導磁率對幹擾磁場進行分(fēn)路，使通過空氣的磁通大(dà)爲減少，從而降低對被幹擾源的影響，起到磁場屏蔽的作用。由于是磁分(fēn)路，所以屏蔽材料屏蔽材料 的磁導率U越高，屏蔽罩屏蔽罩越厚，磁分(fēn)路流過的磁通越多，屏蔽效果越好。
高頻(pín)磁場的屏蔽采用低電阻率的良導體(tǐ)作爲屏蔽材料屏蔽材料。外(wài)界高頻(pín)磁場在屏蔽體(tǐ)中(zhōng)産生(shēng)渦流，渦流形成的磁場抑制和抵消外(wài)界磁場，從而起到了屏蔽的作用。與低頻(pín)磁屏蔽不同，由于高頻(pín)渦流的趨膚效應，屏蔽體(tǐ)的尺寸并不是屏蔽效果的關鍵所在，而且屏蔽體(tǐ)接地與否和屏蔽效果也沒有關系。但對于高頻(pín)磁屏蔽的金屬良導體(tǐ)而言，若有良好的接地，則同時具備了電場屏蔽和磁場屏蔽的效果。所以，通常高頻(pín)磁屏蔽的屏蔽體(tǐ)也應接地。
電磁場屏蔽電磁場屏蔽是利用屏蔽體(tǐ)對電場和磁場同時加以屏蔽，一(yī)般用來對高頻(pín)電磁場進行屏蔽。由前述可知(zhī)，對于頻(pín)率較高的幹擾電壓，選擇良導體(tǐ)制作屏蔽體(tǐ)，且有良好的接地，則可起到對電場和磁場同時進行屏蔽的效果。但是必須注意，對高頻(pín)磁場屏蔽的渦流不僅對外(wài)來幹擾産生(shēng)抵制作用，同時還可能對被屏蔽體(tǐ)保護的設備内部帶來不利的影響，從而産生(shēng)新的幹擾。
四、PCB設計之布局布線策略
1.選擇合理的導線寬度 由于瞬變電流在印制線條上所産生(shēng)的沖擊幹擾主要是由印制導線的電感成分(fēn)造成的，因此應盡量減小(xiǎo)印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制幹擾是有利的。時鍾引線、行驅動器或總線驅動器的信号線常常載有大(dà)的瞬變電流，印制導線要盡可能地短。對于分(fēn)立組件電路，印制導線寬度在1.5mm左右時，即可完全滿足要求；對于集成電路，印制導線寬度可在0.2～1.0mm之間選擇。
2.采用正确的布線策略 布線時需要注意的幾個方面：（1）保持環路面積最小(xiǎo)，降低幹擾對系統的影響，提高系統的抗幹擾性能。并聯的導線緊緊放(fàng)在一(yī)起，使用一(yī)條粗導線進行連接，信号線緊挨地平面布線可以降低幹擾。電源與地之間增加高頻(pín)濾波電容。（2）使導線長度盡可能的縮短，減小(xiǎo)印制闆的面積，降低導線上的幹擾。（3）采用完整的地平面設計，采用多層闆設計，鋪設地層，便于幹擾信号洩放(fàng)。（4）使電子元件遠離(lí)可能會發生(shēng)放(fàng)電的平面如機箱面闆、把手、螺釘等，保持機殼與地良好接觸，爲幹擾提供良好的洩放(fàng)通道。對敏感信号包地處理，降低幹擾。（5）盡量采用貼片元器件。（6）模拟地與數字地在PCB與外(wài)界連接處進行一(yī)點接地。（7）高速邏輯電路應靠近連接器邊緣，低速邏輯電路和存儲器則應布置在遠離(lí)連接器處，中(zhōng)速邏輯電路則布置在高速邏輯電路和低速邏輯電路之間。（8）電路闆上的印制線寬度不要突變，拐角應采用圓弧形，不要直角或尖角。（9）時鍾線、信号線也盡可能靠近地線，并且走線不要過長，以減小(xiǎo)回路的環面積。
3.印制電路闆的尺寸與器件的布置 印制電路闆大(dà)小(xiǎo)要适中(zhōng)，過大(dà)時印制線條長，阻抗增加，不僅抗噪聲能力下(xià)降，成本也高；過小(xiǎo)，則散熱不好，同時易受臨近線條幹擾。 在器件布置方面與其它邏輯電路一(yī)樣，應把相互有關的器件盡量放(fàng)得靠近些，這樣可以獲得較好的抗噪聲效果。時鍾發生(shēng)器、晶振和CPU的時鍾輸入端都易産生(shēng)噪聲，要相互靠近些。易産生(shēng)噪聲的器件、小(xiǎo)電流電路、大(dà)電流電路等應盡量遠離(lí)邏輯電路，如有可能，應另做電路闆。